10.10 Flip-Flop Applications
- Untuk memahami pengaplikasian Flip-Flop
- Untuk mengetahui rangkaian pembagian frekuensi dan penghitung dan rangkaian penyimpanan dan transfer data
- Gerbang Logika NAND
- Clock
- JK Flip – Flop
- Switch
- Logic state
- Logic Probe
Arti NAND adalah NOT AND atau BUKAN AND, Gerbang NAND merupakan kombinasi dari Gerbang AND dan Gerbang NOT yang menghasilkan kebalikan dari Keluaran (Output) Gerbang AND. Gerbang NAND akan menghasilkan Keluaran Logika 0 apabila semua Masukan (Input) pada Logika 1 dan jika terdapat sebuah Input yang bernilai Logika 0 maka akan menghasilkan Keluaran (Output) Logika 1.
Clock merupakan sinyal listrik yang berupa suatu denyutan dan berfungsi untuk mengkoordinasikan atau mengsinkronisasikan setiap aksi2x atau proses2x yg dilakukan oleh setiap komponen didalam perangkat elektronika.
Data flip-flop merupakan pengemangan dari RS flip-flop, pada D flip-flop kondisi output terlarang (tidak tentu) tidak lagi terjadi. Data flip-flop sering juga disebut dengan istilah D-FF sehingga lebih mudah dalampenyebutannya. Data flip-flop merupakan dasar dari rangkaian utama sebuah memori penyimpan data digital. Input atau masukan pada RS flip-flop adalah 2 buah yaitu R (reset) dan S (set), kedua input tersebut dimodifikasi sehingga pada Data flip-flop menjadi 1 buah input saja yaitu input atau masukan D (data) saja. Model modifikasi RS flip-flopmenjadi D flip-flop adalah dengan penambahan gerbang NOT (Inverter) dari input S ke input R pada RS flip-flop seperti telihat pada gambar dasar D flip-flop berikut.
Pada gambar diatas input Set (S) dihubungkan ke input Reset (R) pada RS flip-flop menggunakan sebuah inverter sehingga terbentuk input atau masukan baru yang diberi nama input Data (D). Dengan kondisi tersebut maka RS flip-flop berubah menjadi Data Flip-Flop (D-FF). Pada perkembanganya D flip flop ini ditambahkan dengan input atau masukan control berupa enable/clock seperti ditunjukan pada gambar berikut.
Prinsip kerja dari rangkaian Data flip-flop dengan clock diatas adalahsebagai berikut. Apabila input clock berlogika 1 “High” maka input pada jalur data akan di teruskan ke rangkaian RS flip flop, dimana pada saat input jalur Data 1 “High” maka kondisi tersebut adalah Set Q menjadi 1 “High” dan pada saat jalur Data diberikan input 0 “Low” maka kondisi yang terjadi adala Reset Q menjadi 0 “Low”. Kemudian Pada saat input Clock berlogika rendah maka data output pada jalur Q akan ditahan (memori 1 bit) walaupun logika pada jalur input Data berubah. Kondisi inilah yang disebut sebagai dasar dari memor 1 bit. Untuk lebih jelasnya dapat dilihat pada tabel Data flip-flop berikut.
Pada gambar diatas input Set (S) dihubungkan ke input Reset (R) pada RS flip-flop menggunakan sebuah inverter sehingga terbentuk input atau masukan baru yang diberi nama input Data (D). Dengan kondisi tersebut maka RS flip-flop berubah menjadi Data Flip-Flop (D-FF). Pada perkembanganya D flip flop ini ditambahkan dengan input atau masukan control berupa enable/clock seperti ditunjukan pada gambar berikut.
Prinsip kerja dari rangkaian Data flip-flop dengan clock diatas adalahsebagai berikut. Apabila input clock berlogika 1 “High” maka input pada jalur data akan di teruskan ke rangkaian RS flip flop, dimana pada saat input jalur Data 1 “High” maka kondisi tersebut adalah Set Q menjadi 1 “High” dan pada saat jalur Data diberikan input 0 “Low” maka kondisi yang terjadi adala Reset Q menjadi 0 “Low”. Kemudian Pada saat input Clock berlogika rendah maka data output pada jalur Q akan ditahan (memori 1 bit) walaupun logika pada jalur input Data berubah. Kondisi inilah yang disebut sebagai dasar dari memor 1 bit. Untuk lebih jelasnya dapat dilihat pada tabel Data flip-flop berikut.
Saklar atau dalam bahasa Inggris disebut Switch adalah salah satu komponen yang penting dalam setiap rangkaian atau perangkat elektronik.
Untuk memberikan input 1 atau 0 pada rangkaian
Untuk menampilkan hasil dari rangkaian
10.10.1 Switch Debouncing
Switch debouncing adalah teknik untuk menghilangkan efek bouncing atau bergoyang-goyang dari saklar mekanik pada sinyal input. Pada flip-flop, switch debouncing dapat dilakukan dengan menggunakan flip-flop sebagai latch atau perekam keadaan. Ketika saklar mekanik ditekan, sinyal input akan berubah secara berkala antara 0 dan 1, namun setelah debouncing dilakukan, sinyal input akan stabil pada nilai yang benar dan tetap pada keadaan tersebut. Dengan demikian, flip-flop dapat digunakan untuk memperbaiki sinyal input dari saklar mekanik yang tidak stabil atau bergoyang-goyang dan menghasilkan sinyal output yang bersih dan stabil.
Karena fenomena bounce switch, saklar mekanik tidak dapat digunakan secara langsung untuk menghasilkan transisi tegangan yang bersih. Lihatlah pada Gambar 10.47(a). Ketika saklar dipindahkan dari posisi 1 ke posisi 2, yang diinginkan pada output adalah transisi tegangan yang bersih dari 0 hingga +V volt, seperti yang ditunjukkan pada Gambar 10.47(b). Namun, yang sebenarnya terjadi adalah beberapa transisi output antara 0 dan +V volt, seperti yang ditunjukkan pada Gambar 10.47(c).
Ketika sebuah saklar digerakkan dari posisi 1 ke posisi 2, sinyal output saklar akan naik dari level 0 volt menjadi beberapa kali naik-turun sekitar beberapa milidetik sebelum akhirnya stabil pada level +V volt. Begitu juga ketika saklar digerakkan kembali dari posisi 2 ke posisi 1, sinyal output saklar akan turun dari level +V volt menjadi beberapa kali naik-turun sebelum akhirnya stabil pada level 0 volt. Perilaku acak ini hanya berlangsung sebentar namun tidak dapat diterima untuk banyak aplikasi sirkuit digital. Untuk mengatasi masalah ini, dapat digunakan rangkaian NAND atau NOR latch untuk memberikan transisi output yang bersih. Rangkaian debounce saklar yang umum digunakan adalah rangkaian NAND latch. Ketika saklar berada pada posisi 1, outputnya berada pada level 0. Ketika saklar digerakkan ke posisi 2, outputnya naik ke level 1 dalam beberapa nanodetik setelah saklar pertama kali bersentuhan dengan posisi 2. Ketika kontak saklar memantul, saklar membuat dan memutus kontak dengan posisi 2 sebelum akhirnya stabil pada posisi yang dimaksud.
Ketika kontak saklar membuat kontak,rangkaian selalu menghasilkan level 1 pada output. Begitu juga ketika kontak saklar memutus, output juga selalu berada pada level 1 semua karena pemutusan kontak menghasilkan level 1 pada kedua input latch yang memaksa output untuk mempertahankan keadaan logika yang ada. Fakta bahwa ketika saklar kembali ke posisi 1, output akan berpindah secara rapi ke level 0 dapat dijelaskan dengan cara yang sama
10.10.2 Flip-Flop Synchronization
Pertimbangkan situasi di mana input clock tertentu, yang bekerja sama dengan berbagai input sinkron, harus digating dengan pulsa gating yang dihasilkan secara asinkron, seperti yang ditunjukkan pada Gambar 10.49. Output dalam hal ini memiliki pulsa clock yang dipendekkan pada salah satu atau kedua ujungnya, seperti yang ditunjukkan pada Gambar 10.49. Masalah ini dapat diatasi dan operasi gating dapat disinkronkan dengan bantuan flip-flop, seperti yang ditunjukkan pada Gambar 10.50. Dalam rangkaian tersebut, sinyal gating digunakan untuk mengatur flip-flop sehingga output clock hanya muncul ketika pulsa gating hadir, menghindari terjadinya pemendekan lebar pulsa clock.
10.10.3 Detecting the Sequence of Edges
lip-flop juga dapat digunakan untuk mendeteksi urutan munculnya tepi naik dan turun. Gambar 10.51 menunjukkan bagaimana flip-flop dapat digunakan untuk mendeteksi apakah tepi naik A terjadi setelah atau sebelum tepi naik B. Kedua tepi tersebut diaplikasikan pada input D dan clock dari sebuah flip-flop
Jika tepi A terjadi lebih dulu, maka pada saat tepi B muncul, output akan berubah dari 0 menjadi 1 pada flip-flop D yang terpicu oleh tepi naik. Namun, jika urutannya berbeda, output akan tetap berada pada level '0'.
4. Percobaan
Switch Debouncing
Rangkaian 1
1. Susun rangkaian seperti gambar
Rangkaian 2
1. Susun rangkaian seperti pada gambar
Rangkaian 5
1. Susun rangkaian seperti pada gambar
Prinsip Kerja:
Saat input berlogika 0, maka logika 0 akan masuk ke D flip-flop. sesuai karakteristiknya saat logika clock juga 0 maka logika input tidak akan memperngaruhi output sehingga dihasilkan output pada Q adalah 0, dan saat logika di clock adalah 1 maka sesuai karakteristik D flip-flop output pada Q akan berlogika 0 juga. Namun saat input diberikan berlogika 1, apabila clock berlogika 1 maka output Q juga akan berlogika 1, apabila clock berlogika 0 maka ia akan mempertahankan kondisi Q yang terakhir dan akan menghasilkan logika 1.
Rangkaian 1
1. Susun rangkaian seperti gambar
2. Setelah itu tekan Run
Prinsip Kerja:
Pada saat switch terhubung ke sumber DC maka akan ada arus yang mengalir karna ada beda tegangan antara sumber DC dan ground, saat switch terhubung ke ground tidak ada arus yang mengalir karena tidak ada beda potensial dikarenakan kedua-duanya terhubung ke ground dengan V=0 . Ketika saklar dipindahkan dari posisi 1 ke posisi 2, yang diharapkan pada output adalah transisi tegangan bersih dari 0 ke +V volt. Yang terjadi sebenarnya adalah +Volt untuk sekian milisekon terjadi bounce sebelum kembali stabil pada +V Volt. Ketika ia berpindah dari posisi 2 ke posisi 1, akan ada beberapa transisi sebelum kembali ke angka 0 V.
Rangkaian 2
1. Susun rangkaian seperti pada gambar
2.Setelah itu tekan Run
Saat saklar berada di posisi 1, maka arus yang berasal dari Vcc R1 akan mengalir langsung ke ground. Sehingga logika yang masuk ke U1 NAND adalah '0' karena arus yang masuk ke gate NAND sangat kecil. Dalam keadaan awal logika di kaki 2 U1 berlogika '0' maka output dari gerbang NAND adalah '1'. Output U1 yang berlogika '1' masuk ke kaki U2 sementara itu dari Vcc 2 akan muncul tegangan masuk ke R2 kemudian menuju ke gerbang NAND U2 maka bernilai logika '1' sehingga output dari gerbang NAND adalah '0' yang kemudian masuk lagi ke gerbang NAND U1 dan seterusnya. Output dari U1 yang berlogika '1' menghasilkan arus sehingga menghidupkan LED.
Saat saklar berada di posisi 2, maka arus yang berasal dari Vcc R2 akan mengalir langsung ke ground. Sehingga logika yang masuk ke U2 NAND adalah '0' karena arus yang masuk ke gate NAND sangat kecil. Dalam keadaan awal logika di kaki 2 U1 berlogika '1' maka output dari gerbang NAND adalah '0'. Output U1 yang berlogika '0' masuk ke kaki gerbang NAND U2 sehingga outputnya bernilai logika '1' , output dari gerbang NAND yang berlogika '1' yang kemudian masuk lagi ke gerbang NAND U1 dan seterusnya. Output dari U1 yang berlogika '0' tidak menghasilkan arus sehingga LED mati.
Flip-Flop Sychronization
Rangkaian 3:
1. Susun rangkaian seperti pada gambar
2. Setelah itu tekan Run
Prinsip Kerja:
Saat logika input 0, maka logika 0 masuk ke gerbang AND. Sesuai karakteristik gerbang AND, apabila input salah satu kaki adalah 0 maka outputnya akan selalu 0. Namun apabila input diganti jadi logika 1 maka output akan berubah mengikuti logika clock.
Rangkaian 4
1. Susun rangkaian seperti pada gambar
2. Setelah itu tekan Run
Prinsip Kerja:
Pada saat input diberikan 0, dan kemudian logika 0 tersebut masuk ke D Flip Flop. Sesuai dengan karakteristik D flip - flop saat input di D adalah 0 maka outputnya juga 0 sehingga saat masuk ke gerbang logika AND sesuai dengan karakteristik gerbang AND juga akan mneghasilkan logika 0. Saat input berlogika 1, maka sesuai karakteristik D flip-flop, apabila clock nya berlogika 1 kemudian diinverter sehingga berlogika 0 maka outputnya adalah 1 dan menahan pada kondisi Q terakhir, logika tersebut kemudian masuk ke gerbang AND. karena kedua input berlogika 1 maka outputnya adalah 1. Namun saat clock berlogika 0 dan input berlogika 1, Output 0 akan diinverter sehingga menghasilkan logika 1 dalam keadaan set, logika 1 kemudian masuk ke gerbang AND bersamaan dengan input berlogika 0 dari clock sehingga saat masuk ke gerbang AND menghasilkan output berlogika 0. Maka pada saat input diberi logika 1, logika output dari rangkaian mengikuti logika clock
Detecting Sequennces of Edges
1. Susun rangkaian seperti pada gambar
2. Setelah itu tekan Run
Saat input berlogika 0, maka logika 0 akan masuk ke D flip-flop. sesuai karakteristiknya saat logika clock juga 0 maka logika input tidak akan memperngaruhi output sehingga dihasilkan output pada Q adalah 0, dan saat logika di clock adalah 1 maka sesuai karakteristik D flip-flop output pada Q akan berlogika 0 juga. Namun saat input diberikan berlogika 1, apabila clock berlogika 1 maka output Q juga akan berlogika 1, apabila clock berlogika 0 maka ia akan mempertahankan kondisi Q yang terakhir dan akan menghasilkan logika 1.
1. Bagian kutub negatif dari OP-AMP disebut bagian ......
a. Non Inverting
b. Inverting
c. Input
d. Output
Prinsip kerja sebuah operasional Amplifier (Op-Amp) adalah membandingkan nilai kedua input (input inverting dan input non-inverting), apabila kedua input bernilai sama maka output Op-amp tidak ada (nol) dan apabila terdapat perbedaan nilai input keduanya maka output Op-amp akan memberikan tegangan output. Operasional amplifier (Op-Amp) dibuat dari penguat diferensial dengan 2 input.
- Foto Rangkaian Simulasi
- Video Simulasi Rangkaian
9. Download
- Download Foto Komponen Rangkaian Simulasi disini
Komentar
Posting Komentar