LA 1 M4





1. Jurnal[Kembali]





2. Alat dan bahan[Kembali]

                1. Panel DL 2203D    
                2. Panel DL 2203C    
                3. Panel DL 2203S    
                4. Jumper 
                5.  IC 74111




Tabel Kebenaran J-K Flip Flop



                6 .Switch SW-SPDT



                7. Power



                8. Logicprobe



                9. Gerbang AND





                10. Clock




                11. Ground


3. Rangkaian Simulasi[Kembali]







4. Prinsip Kerja[Kembali]

Percobaan ini menggunakan rangkaian Shift Register SISO (Serial In, Serial Out) yang menggunakan empat IC J-K flip-flop sebagai perwakilan keluaran 8 bit. Dalam rangkaian ini, satu bit keluaran direpresentasikan oleh satu IC J-K flip-flop.

Rangkaian SISO ini memiliki satu input masukan dari J-K flip-flop pertama dan satu output masukan dari J-K flip-flop terakhir . Angka akan bergeser dari bit pertama keluaran hingga bit ke-4 keluaran setiap kali ada input logika baru yang diinputkan pada J-K flip-flop pertama. Dengan kata lain, pergeseran input yang terjadi dalam rangkaian ini akan mewakili bit paling signifikan (MSB) dan bit paling tidak signifikan (LSB) dari keluaran 8 bit.

Rangkaian ini juga memiliki kemampuan untuk menyimpan memori sementara saat pergeseran masukan menuju keluaran bit ke-8. Pada saat pergeseran input terjadi, register geser ini dapat menyimpan data sementara sebelum dipindahkan ke keluaran bit ke-8.

Proses kerja rangkaian ini dimulai dengan memberikan input pada D-flip-flop melalui input J dan K yang dikendalikan oleh saklar. Input dapat dikendalikan sesuai dengan pengaturan saklar, baik dengan menghubungkannya ke logika 1 (terhubung ke tegangan) atau logika 0 (terhubung ke ground). Ketika input D flip-flop diberi logika 1 atau 0, dan input clock diaktifkan dengan sinyal high secara bersamaan, maka operasi set (jika input logika 1) atau reset (jika input logika 0) akan terjadi, menghasilkan output Q pada J-K flip-flop pertama.

Selanjutnya, pada J-K flip-flop berikutnya, input clock diaktifkan secara bersamaan dengan mempertimbangkan input dari J-K flip-flop sebelumnya. Output akan bergeser dengan adanya penundaan waktu (delay) yang disebabkan oleh kondisi input clock (delay pada fall time), sehingga output akan menyimpan data sementara dari masukan bit pertama hingga ke-8. Bit ke-8 merupakan bit yang menentukan nilai keluaran dari pergeseran input, menunjukkan bahwa pergeseran input terjadi sesuai dengan prinsip kerja SISO, yaitu satu masukan bergeser menuju satu keluaran.


5. Video Praktikum[Kembali]





6. Analisa[Kembali]

Percobaan 1 

1. Analisa output yang dihasilkan tiap tiap kondisi!

Kondisi 1 : Percobaan kondisi satu masuk ke dalam  Shift register jenis SISO  karena input pada rangkaian masuk satu persatu,  dan keluarnya output juga satu persatu. 

Kondisi 2 : percobaan kondisi dua masuk ke dalam shift register jenis SIPO .Karena input masuk secara bergeser dan satu persatu kemudian keluar secara bersamaan 

Kondisi 3 :  pada kondisi 3 output keluar satu persatu dan inputannya masuk secara bersamaan jadi kondisi 3 merupakan jenis shift register PISO

Kondisi 4 :  pada percobaan kondisi 4 didapatkan output yang keluar dengan cara bersamaan dan juga inputnya juga masuk secara bersamaan sehingga pada percobaan 4 severeister berjenis PIPO

2. Jika gerbang And pada rangkaian dihapus,sumber clock dihubungkan langsung ke flip flop, Bandingkan output yang didapatkan

Gerbang AND pada rangkaian berfungsi untuk menghasilkan keluaran yang berbeda tergantung pada variasi inputnya. Jika gerbang AND dihapus dari rangkaian, maka tidak mungkin menentukan apakah rangkaian tersebut beroperasi secara serial atau paralel. Dalam kondisi ini, jika sinyal clock digunakan sebagai input, data yang masuk akan terus bergantian dan menghasilkan logika 0 secara bergantian pula. Dalam hal ini, jenis rangkaian tidak dapat ditentukan dengan jelas.

3. Bagaimana input jalur serial pada rangkaian?
Meskipun setiap jenis shift register, seperti shift register paralel-in/serial-out atau shift register serial-in/parallel-out, memiliki variasi struktur dan fitur kontrol, prinsip dasar penggunaan input jalur serial pada shift register tetap sama. Prinsip tersebut adalah memasukkan data satu bit per satu bit ke dalam shift register secara berurutan menggunakan input serial.

7. Download[Kembali]
Video
Download datasheet D Flip-Flop: Klik disini
Download datasheet saklar SW-SPDT: Klik disini
Download datasheet IC 74LS47 Klik disini
Download datasheet IC 74LS90 Klik disini
Datasheet 7493 Klik disini
Download datasheet 7-segment Klik disini






Komentar

Postingan populer dari blog ini

MODUL 1

TUGAS BESAR

MODUL 1 Up & Uc